This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

. .	
-	
)))	
	i e
Ž.	



国際事務局




特許協力条約に基づいて公開された国際出願

(51) 国際特許分類 6 (11) 国際公開番号 WO 95/13625 H01L 21/60, G02F 1/1345 A1 (43) 国際公開日 1995年5月18日 (18.05.95) (21)国際出願番号 PCT/JP94/01887 (22)国際出願日 1994年11月9日(09.11.94) (30) 優先権データ **特顧平5/283694** 1993年11月12日(12.11.93) (71)出願人(米国を除くすべての指定国について) セイコーエブソン株式会社 (SEIKO EPSON CORPORATION)[JP/JP] 〒163 東京都新宿区西新宿2丁目4番1号 Tokyo, (JP) (72) 発明者;および (75) 発明者/出顧人(米国についてのみ)。 村松永董 (MURAMATSU, Eiji) [JP/JP] 〒392 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式会社内 Nagano, (JP) (74) 代理人 弁理士 鈴木喜三郎,外(SUZUKI, Kisaburo et al.) 〒163 東京都新宿区西新宿2丁目4番1号 セイコーエブソン株式会社内 Tokyo, (JP) (81) 指定国 JP. KR. US, 即"特件(AT, BE, CH, DE, DK, ES, FR, GB,

(54) Title: STRUCTURE AND METHOD FOR MOUNTING SEMICONDUCTOR DEVICE AND LIQUID CRYSTAL DISPLAY DEVICE

(54) 発明の名称 半導体第子の実装構造及び実装方法、並びに液晶表示装置

GR, IE, IT, LU, MC, NL, PT, SE) .



(57) Abstract

乔付公别套领

A semiconductor device (4) is mounted on one surface of a circuit board (3). The input wiring (12), output wiring (9), and either the input or output terminals (11 or 8) of the device (4) are formed on the same surface. When either the input or output terminals (11 or 8) are formed on the device mounting surface of the board (3), the other terminals (8 or 11) are formed on the other surface of the board (3). The terminals (8 or 11) are interlayer-connected to their corresponding input or output wiring (12 or 9) through via holes. In order to interconnect adjacent semiconductor devices on the same circuit board or semiconductor devices on adjacent circuit boards, input bus wiring (14) connected to their input terminals is provided. When the semic nductor devices are mounted on a liquid crystal display device, the output terminals (8) are connected to the corresponding ECD terminals (17) of LCD cells (2) through an anisotropic conductive film (18). Adjacent circuit boards are interconnected by connecting their input terminals to each other through wires (21), FPC (22), etc.

THE RESERVE OF THE PROPERTY OF

(57) 要約

川路基板3の一方の面に半導体素子4が実装され、か つその同一面上に、半導体素子の入力配線12及び出力 配線 9、 並びに入力端子 1 1 または出力端子 8 の少なく ともいずれか、方が形成される。 人力端子または出力端 fの一方のみが半導体素 fの実装面に形成される場合、 その他方の端子は回路基板の他方の面に形成され、 かつ 対応する入力配線または出力配線とバイアホールを介し て順間接続される。同一回路基板上の隣接する半導体素 **小問または隣接する別の回路基板の半導体素子間を連絡** するために、入力端子に接続された入力バス配線14が 設けられる。 回路基板は出力端子をLCDセル2の対応 するLCD端子17に異方性導電膜18を介して接続さ せることにより、半導体素子が液晶表示装置に実装され 隣接する回路基板同士は、それらの隣接する入力端 チ間をワイヤ21又はFPC22等で接続することによ 相互に接続される。

情報としての用途のみ PCTに基づいて公開される国際出願をパンフレット第一頁にPCT加盟国を同定するために使用されるコード

AAABBEFG IRYAFGHIMNZE	アオスパギギガンジルグアゴスコカ中チドルルルン・ララナ央ンイーメ国ュイアン・ファッカー・ファッカル・ファッカー・ジン・オススパギギガンジルグアゴストルー・コー・コー・コー・コー・コー・コー・コー・コー・コー・コー・コー・コー・コー	DEEFF GGGGGHII JKKKKK	デエスフフガイグギャンスペイラボギルニリンイタ本ニル鮮傑ザード・ファインンンリジアシガルリ アギ民民ファンスペイラボギルニリンイタ本ニル鮮傑ザード ン義 ントラー スキョ タ 大人 人人	LIKRTUVCDGLL LLLLLL MMRMMM MMNNNNNNNNNNNNNNNNNNNNNNNNNNNNNN	リスリリルラモモママモモマメニオノニボ ヒリベトクトナルダリン・ラキジラルュー アラリアセヴコドガ ゴリウシェンウーラ アプア カ ア ア カ ニ ル タイコーダ エ・ンド タイコーダ エ・ンド ジャン・ラキジラルュー ド コンド ファ ジャン・ファ カー ア コー ア コンド ア カー ア コー	PRRSSSIKNZDG I TAGSSZN	ボルロススススセスチトタトウウ米ウヴルーシーウロロオア・アンドンドン・アンドン・アンドン・アンドン・アンドン・アンドン・アンドン・
-----------------------	---	-----------------------	--	---	--	------------------------	---

明細書

半導体素子の実装構造及び実装方法、並びに液晶表示装置

<u>技術分野</u>

本発明は、半導体素子を実装するための構造及び方法に関し、特に液晶表示装置等の電子装置に回路基板を用いて半導体素子を実装するのに適した構造及び方法に関する。また、本発明は、かかる実装構造及び方法を用いてその駆動用半導体素子を実装した液晶表示装置に関する。

背景技術

従来より、電子装置に半導体素子と実装するために、所謂 TAB(Tape Automated Bonding)技術を用いて半導体素子を搭載したテープキャリアパッケージを一括接続する TAB方式や、ガラス基板の表面にパターン形成された配線に半導体素子を直接接続する COG(Chip-on-Glass)方式等が知られている。

液晶表示装置では、マトリクス構造のXY電極からなる液晶ディスプレイのパネル周辺部に、上述したTAB 方式により駆動用半導体チップを接続するのが一般的である。しかしながら、この場合には、半導体素子の入力 及び出力配線がTABパッケージの同一面に形成され、 - 9

かつ各TABパッケージが液晶パネルの外側に装着されるため、実装面積が非常に大きくなり、液晶表示部の周辺に大きな所謂額縁部分即ちデスエリアが形成されて、液晶表示装置全体が大型化し、相対的に表示面積が小さくなるという問題があった。

更に、各TABパッケージの半導体素子に入力信号及び電源等を供給するために入力バス配線を設けた別個の駆動回路基板が必要であり、 そのためにデスエリアが一層拡大されると共に、 コストが増大するという問題があった。

また、COG方式により駆動用半導体素子を液晶パネルの表面に直接実装する場合には、液晶パネル周辺とめ、出力配線等をパターニングするため、液晶パネルの実装面積が大きくなり、TAB方式の場合と同様にデスエリアが非常に大きくなる。 更に、入場とを同様にデスエリアが非常に大きくなる。 更に、入力でカカーでクロスを観があった。

そこで、本願出願人は、特願平 5 - 2 2 3 5 2 3 号明細書に記載されるように、多層構造の回路基板を介足液晶表示装置に実装する構造を発した。第26図及び第27図に示すように、この積層回路基板55は、その所定位置に駆動用LSI56を接続した表面に、入力配線57、出力配線58及び入力端子59を形成し、その裏面に液晶パネル60の接続端子6

1 に接続するための出力端子 6 2 を形成し、かつ中間層に入力バス配線 6 3 等を設けると共に、出力配線と出力端子とを、及び入力配線とバス配線とをそれぞれバイアホール 6 4 を介して層間接続している。

これによって、TAB基板に接続される駆動回路基板が不要になるので実装面積が小さくなり、 液晶表示装置全体を小型化かつ薄型化できると共に、 接続点数を少なくして信頼性の向上を図ることができる。

もり 8 0 ~ 数 百 と から、 通常半導体素子 1 個当たり 8 0 ~ 数 百 と 出力 端子とを が高 な と 出力 端子ととが 高 板 で り ま き し か の で 回 路 を で り の で 回 路 を で の で 回 路 を で な の で 更 に な か の で の と な な に な 数 で で な く な 変 を で な く な 実 装 後 の 下 か ら で な く 、 実 接 後 の 下 な ら で な く 、 実 接 後 の 下 な な が 層 製 造 っ た か に 図 れ な い 。 ま た 、 加 工 上 の ま で を 付 か い 。 ま た 、 加 以 電 で の を め に は 1 5 0 μ m 以 電 で の と が 困 難 で あ る。 こ の た め に ま な い サ イ ジ ン グ 化 の 要 請 に 十 分 対 応 す る 。 か あ る。

そこで、本発明の目的は、半導体素子を搭載した回路 基板においてパイアホールによる層間接続を少なくしまたは完全に排除して、実装面積を小さくし、また回路基板から入出力線、パス配線のための中間導電層を排除して薄型化を図り、コンパクトでダウンサイジング化の要 請に対応できると共に、製造工程を簡単にし、かつ製造コストを低減させることができる半導体素子の実装構造及び実装方法を提供することにある。

また、本発明の別の目的は、液晶表示装置にその駆動用LSIを実装する場合に、液晶パネルの額縁面積即ちデスエリアを最小にして、実質的に表示面積を拡大し、ダウンサイジング化の要請に対応して装置全体の小型化・薄型化を図ることができる液晶表示装置を提供することにある。

発明の開示

本発明の第1実施例によれば、各回路基板は、出力配線、出力端子及び入力配線が、半導体素子を実装した面

に形成され、入力端子及び入力バス配線が、半導体実装面と反対側の面に形成され、かつ各入力端子と対応なる 各入力配線とを接続するためのバイアホールが回路基板に設けられると共に、入力バス配線によって隣接する 路基板の各半導体素子を連絡するバス配線経路が構成されるようになっている。

また、本発明の第2実施例によれば、各回路基板は、入力配線、入力端子及び出力配線が、半導体素子の支援面に形成され、出力端子が、半導体素子実装面と反対側の面に形成され、かつ各出力端子と対応する各出力配線とを接続するためのバイアホールが設けられると共に、それぞれ各組の入力端子に接続された2組の入力にまた

って入力バス配線が形成され、同様に隣接する回路基板の各半導体素子を連絡するバス配線経路が構成される。 また、この場合にも、上記第1実施例の場合のようなカスケード接続が可能である。

また、本発明の別の実施例によれば、各回路基板は、 入力配線、入力端子、出力配線及び出力端子が、半導方の実装面に形成され、かつ入力に及び出るの間を半導体の 大力端子の組と他方の入力。 の出きを経動して接続することはよって各回の を接続することによって成立の はなるの半導体素子を連絡するにはなが構成される の半導体素子を連絡するにも、上述したカスケー ド接続が可能であることは言うまでもない。

本発明によれば、このように構成することによって、 回路基板に形成されるバイアホールの数を削減し、また はバイアホールを排除することができ、回路基板の実装 面積を小さくしかつ薄型化することができる。

また、 本発明の別の実施例によれば、上述した各回路基板に複数の半導体素子を搭載することができ、 これを電子装置に実装することによって、 一回の接続工程で複数の半導体素子を同時に接続することができる。

また、本発明によれば、電子装置に半導体素子を実装するための方法であって、一方の面に半導体素子を実装し、かつ同一面に半導体素子の入力配線及び出力配線、並びに入力端子または出力端子の一方を有し、他方の面

に入力端子または出力端子の他方を有し、入力端子または出力端子の他方と一方の面の対応する入力配線または出力配線とをバイアホールを介して接続し、かつ入力配線を有する回路基板を用意し、出力端子を前記電子装置の対応する端子に接続することを特徴とする半導体装置の実装方法が提供される。

更に、本発明によれば、電子装置に半導体素子を実装するための方法であって、一方の面に半導体素子を実装し、同一面に半導体素子の入力配線及び出力配線、入力端子、出力端子、並びに入力バス配線を有する回路基板を間に実装する工程からなる。とを特徴とする半導体装置の実装方法が提供される。

特に、本発明による半導体素子の実装構造を液晶表示装置に適用した場合、それぞれ液晶駆動用半導体素子を搭載し、半導体素子に接続された2組の入力配線と、各組の入力配線にそれぞれ接続された2組の入力端子と、出力配線に接続する入力回路基板を備え、これらの回路基板を備え、これらの回路基板を備え、これらの回路基板を備え、これらの回路基板において、出力配線、出力端子及び入力配線が、半導体素子実装面と反対側の面に形成され、各入力端子と対応する各入力配線とを接続するためのバイアホ

ールが設けられ、 かつ各回路基板の出力端子を液晶表示装置の電極端子に接続すると共に、 各回路基板がその各組の入力端子を互いに隣接する別の回路基板の1組の入力端子と電気的に接続することにより、 相互に連結されていることを特徴とする液晶表示装置が提供される。

これによって、 液晶表示パネルの表示部分の外側に形成される額縁部分を縮小することができ、 実質的に表示部分を拡大して、 ダウンサイジング化に適したコンパクトな液晶表示装置を得ることができる。

図面の簡単な説明

第1図は、本発明による第1実施例の半導体素子の実装構造を適用した液晶表示装置の平面図である。

第2図は、第1図の液晶表示装置に使用される回路基板を示す平面図である。

第3図は、第1実施例の回路基板をLCDセルに接続した状態を示す第1図のⅢ-Ⅲ線に於ける部分拡大断面図である。

第4図は、第1実施例の回路基板の変形例を示す第3図と同様の断面図である。

第5図は、第1図の液晶表示装置に於いて隣接する回路基板同士の接続状態を示す部分拡大図である。

第6図は、FPC(フレキシブル配線板)を用いて隣接する回路基板同士を接続する別の実施例を示す図5と同様の部分拡大図である。

第7図は、本発明の第2実施例による回路基板をLCDセルに接続した状態を示す第3図と同様の断面図である。

第8図は、第2実施例の変形例を示す断面図である。

第9図は、2個のLCD駆動用LSIを搭載した本発明の第3実施例による回路基板を示す平面図である。

第 1 0 図は、第 9 図の変形例を示す回路基板の平面図である。

第11図は、多数のLCD駆動用LSIを搭載した回路基板をLCDセルの周辺に接続した液晶表示装置を示す斜視図である。

第12図は、本発明の第4実施例による半導体素子の実装構造に使用する回路基板の平面図である。

第13図は、第12図のXII-XI線に於ける回路基板の断面図である。

第14図は、第4実施例の回路基板をLCDセルに接続した状態を示す断面図である。

第 1 5 図は、 第 4 実施例の回路基板の変形例を示す第 1 3 図と同様の断面図である。

第16図は、 第15図の回路基板をLCDセルに接続した状態を示す断面図である。

第17図は、第4実施例の別の変形例による回路基板を示す第12図の X VI - X VI 線に於ける断面図である。

第18図(a)(b)は、第17図の変形例による複数の回路基板をLCDセルに接続する際に、隣接する回

路基板同士の接続状態をそれぞれ示す平面図及び側面図である。

第19図(a)~(c)は、それぞれ第4実施例による回路基板の更に別の変形例を示す断面図である。

第20図は、複数の回路基板をLCDセルに接続する ための本発明の別の実施例を示す斜視図である。

第21図は、第20図の実施例の変形例を示す斜視図である。

第22図は、液晶表示装置の表示部及びデスエリアを 示す平面図である。

第23図は、本発明の第1実施例を適用して駆動用L SIを実装した電子印字装置を示す断面図である。

第24図は、第4実施例の回路基板を用いた電子印字装置を示す第23図と同様の断面図である。

第25図は、第4実施例の変形例による第15図の回路基板を用いた電子印字装置を示す断面図である。

第26図は、従来技術による多層構造の回路基板を用いた半導体素子の実装構造を示す断面図である。

第27図は、第26図の回路基板を示す平面図である。

発明を実施するための最良の形態

第1図に於いて、本発明による半導体素子の実装構造を適用した液晶表示装置1は、通常のXYマトリックス電極構造を有するLCDセル2の周辺部に、その上辺、下辺及び左辺に沿ってそれぞれ多数の回路基板3が直線

状に連続して接続されている。 LCDセル2の上辺及び下辺に接続された回路基板3にはX側の液晶駆動基板5にはY側の液晶駆動用LSI4が、それぞれ1個2の方にはY側の液晶駆されている。 また、LCDセル2の方には、X側の力が、それぞれ1個2の方には、X側の力が、この力が接着である。 また、 LCDセル2の方には、 X側の入力がを連とている。 を基板の入力が接近に、 LCDセル2の左下角部の中継基板5には、 が表表するための中継基板5がそれぞれを変に、 になる。 記令に LCDセル2の左下角部の中継基板5には、 前記を で なが接続されている。

導電層を設けることができる。

回路基板3のLSI実装面即ち表面7の上半分には、その上辺に沿って長手方向にLSI4の出力端子と同数の1組の出力端子8が、一定のピッチで直線状に形成され、かつそれぞれLSI4との間に配設された対応する出力配線9に接続されている。通常、出力端子8のセツチは約100~200μm程度であるが、その材料や成膜プロセスを適当に選択することも可能である。

本 実 施 例 で は、 図 示 さ れ る よ う に、 左 右 2 組 の 入 力 端

子11が、それぞれ入力配線12を介して前記LSIの入力端子に接続されている。従って、回路基板3の左LSIの入力端子11と右辺の入力端子11とが、前記各LSIの入力がよ子を経由して入力配線12によって相互で、裏面10の入力がス配線14に加えて配線で、表れと並行に入力配線12からなる第2の入力がことになる。これにより、回路基板3全体として入力がス配線の抵抗値を小さることができる。

実際には、これらの実施例を、使用する回路基板やLSIの構成等要求に応じて適当に組み合わせることができる。 例えば、 LSI4の内部が部分的に例えば電源系統がプロック分けされて、 一部の信号が左右の入力端子

及び入力配線から別個に入力され、他の一部の信号は上述したカスケード接続により、例えば右側の入力端子及び入力配線を介して隣接する回路基板のLSIに送信され、かつ残りの信号が、LSIの入力端子を経由して接続される左右の入力配線からなる入力バス配線を介して送信されるように構成することも可能である。

第3図には、回路基板3をLCDセル2に接続することによって、駆動用LSI4を液晶表示装置1に実装した構造が示されている。LCDセル2の電極パターンを形成した下側の透明電極基板16の周辺部上面には、前記電極に接続されたLCD端子17が、回路基板3の出

力端子 8 に対応させて所定ピッチで直線状に形成されている。 各 L C D 端子 1 7 は、 通常 I T O (酸化インジウムスズ) 透明電極からなり、 必要に応じて C r 、 N i 、A u、 C u 等の金属又はそれらを組み合わせてめっき処理することができる。

回路基板3は、各出力端子8を対応するLCD端子17と位置合わせしつつ、それらの間にACF即ち異方性導電膜18を配設して、所定の加圧・加熱ツールにより熱圧着することによって、一括して電気的かつ機械的に接続される。本実施例では、ACF18として日立化化工業(株)製のAC600番系または7000番系の熱硬化型のものを使用した。また、ACFには、例えばUV硬化性のものや、ペースト状の異方性導電接着剤を用いることができる。更に、LCDセル2と回路基板3との接続部分には、防湿等を目的としてモールド材19を施すことができる。

別の実施例では、第4図に示すように回路基板3の出力端子8にAu、Cu等のバンプ20が形成されている。これに、第3図と同様にACF18を用いて接続することによって、出力端子8とLCD端子17とをより確実かつ良好に電気的に接続することができる。

第 5 図に示すように、 隣接させてLCDセル2に接続された回路基板 3、 3′ 同士は、 互いに隣接する入力端子 1 1、 1 1′ 同士が、 A u、 A l、 C u 等の金属又はそれらの合金からなるワイヤ 2 1 を用いてワイヤボンデ

イングにより相互に接続されている。これによって、LCDセル2の周辺に連続して実装された全回路基板の入力が相互に連絡される。実際上、隣接である。実施の大力には、回路基板の入力に適当をである。また、別の実施例では、の大力には、回路をである。また、別の実施の形成のと野番合である。また、別の実施の形成の大力に、その表面に配線を板3、3、の入力端PC22を用いて、隣接することができる。

また、上述した実施例では、LSI4がAu等のバンプ付き入力・出力端子23を有し、フェイスダウン式で回路基板3の入力及び出力配線11、9に直接接用しれている。しかしながら、フェイスアップ方式を採用して回路基板3上に上向きに固定したLSI4の各入力・出力端子を対応する入力及び出力配線とワイヤボンディングすることもできる。

このように、本発明の半導体素子の実装構造によれば、回路基板3の出力端子8をLSI4の実装面7とと同じた日といって、上述した特願平5-223523号明細様でのように、出力配線と出力端子を抜い。特に設ける必要がない。特にといった一ルを回路よりも非常に多くによって、出力端子の数は入力端子の数よりも非常に多く、よって、出力端子のためのバイアホールをなくすことによって、出力端子のためのバイアホールをなくすことによって、出力端子のためのバイアホールをなくすことによって、出力端子のためのバイアホールをなくすことによって、出力端子のためのバイアホールをなくすことによって、出力端子のためのバイアホールをなくす。

回路基板をコンパクトかつ安価に形成でき、かつその面積を有効に利用でき、配線の自由度を高めることができる。また反対側の面10に入力端子11及び入力バス配線14を形成することによって、回路基板3の外形をより小さくし、かつ中間導電層をなくしてその厚さを薄くすることができる。

これによって、 L C D セル 2 の周囲に存在する額縁部分、 即ち第 1 図に於いて液晶表示装置 1 の表示部 2 4 の周囲に寸法 A で示される実装領域を、非常によって、 可路基板 3 の薄型化によって、 範囲とができる。 更に、 回路基板 3 の薄型化によって、 範囲内に L S 1 4 を収めることができる。 従って、 の実施例では、 L C D セル 2 のをコンパクト化して、 液晶表示装置 1 全体を する できる。 また、 別の実施例では、 L C D セル 2 のいずれか 1 辺に み 発明に 4 辺全部に本発明によるに ず 4 体素子の実装構造を用いることができ、 その場合に も同様の作用効果が得られる。

第7図には、本発明による半導体素子の実装構造の第2 実施例が示されている。本実施例の回路基板3は、第2 図に示す第1 実施例の回路基板と概ね同じ細長い長方形をなし、かつその略中央にLCD駆動用LSI4が実装されている。LSI実装面7には、出力配線9、入力配線1 2に加えて、その左右両辺に沿って各1組の、でれぞれLSI4の入力端子と同数の入力端子11が形成されている。左辺の入力端子11と右辺の入力端子11

とは、それが応する左右の入力配線12を介してLSI4の入力端子に接続されている。即ち、LSI4の前記入力端子を経由して左右両辺の入力が、同時に入力が、同時に入力に、本実施例では、左辺の入力配線12から入力に対する前記LSIの出力が、送られの入力配線12から日間の上SIの回路基板のLSIに対力の回路基板の上SIから出力されるようなカスケード接続を組み合わせることも可能である。

回路基板3のLSI実装面7と反対側の面10には、第1実施例の回路基板と同様にその上辺に沿って長手方向通子8が形成され、かつ回路基板3を基板1の出力端子8が形成され、かつ回路基板3はよってそれぞれ対応する出力をではよっても路を電極基板16上のD端子17と位置するに接続する。同様にLCDをル2に電気的かつ機械を1実施例の場合にも、隣接する回路基板3向様に入力端子11同士をワイヤスはFPCを用いることによって相互に接続される。

本実施例の場合、LSI実装面7上では入力配線12 即ち入力バス配線を設計する際に、電極基板16との接着面積を必要とする反対側の面10と比較して、 そのピッチをより大きく設定できるので有利である。 また、入力端子11と接続するためのバイアホールを設ける必要 がないので、上述した第1実施例程度ではないが、回路基板3のコンパクト化、コストの低減化及び基板面積の有効利用を図ることができる。

第8図には、上述した第2実施例の変形例が示されており、電極基板16の周辺部が、その平面に於いて回路基板3全体を含む領域まで拡大されている。これにより、回路基板3を、出力端子8の部分だけでなくその下面10全体で電極パネル16上に接着することができる。 を機械的により強固にかつ確実に接続することができる。

第9回には、1個の回路基板に2個のLCD駆動用LSIを実装した本発明の第3実施例による半導体素子の実装構造が示されている。この回路基板31は、第2図に示す第1実施例の回路基板3と同様の構成を有し、かつででよりも左右に細長い帯板状に形成され、そのののので2個のLSI4、4′が、長手方向に一よりのので2個のLSI4、4′が、長手方向に一より実装されている。

LSI実装面でには、各LSI4、41の出力端子に対応する同数の各1組の出力端子8、81が、それぞれ長手方向の他方の側辺に沿って一定ピッチで直線状に配置されている。前記各組の出力端子は、それぞれが応応するとSI4、41から延長するようにパターン形成された出力配線9、91と接続されている。回路基板3の裏面10には、左右各辺にそれぞれ1組の、LSI4、

4′の入力端子と同数の入力端子11、11′が、一定ピッチで配置されている。 前記左右各組の入力端子同士は、前記回路基板裏面を長手方向に延長するようにパターン形成された入力バス配線14によって、 相互に接続されている。

更にLSI実装面7には、各LSI4、4′の入力配線12、12′がそれぞれパターン形成されている。前記各LSIから回路基板3の左辺または右辺に向けて延長する入力配線12、12′は、バイアホール13、13′を介して対応する各入力端子11、11′と相互に接続されている。更に前記両LSI4、4′間を延長する入力配線12、12′が、相互に接続されると共に、共通のバイアホール13″を介して入力バス配線14と接続されている。

従って、第1実施例の回路基板3の場合と同様に、回路基板31の左辺の入力端子11と右辺の入力が端子を経由して入力力配線12をが、前記両LSIの入力端子を経由して入力により、 2及び12′によって相互に接続される。これにより、 上述した入力バス配線14に加えて、第2の入力にと 線がLSI実装面7に設けられることになり、全体と て入力バス配線の抵抗値を小さくすることができる。

更に第1実施例の場合と同様に、LSI4、4′が細長いスリムタイプで内部が左右にブロック分けされている場合には、前記各LSIの左側または右側ブロックの入力端子が、左辺または右辺の近い方の入力端子11、

11′と入力配線12、12′を介して接続され、かつ前記各LSIの他方のブロックの入力端子が、両LSI間の入力配線12、12′及び共通のバイアホール13″を介して入力バス配線14と接続されて、同じ信号が左右ブロックに別個に供給される。また、左辺のLSI4℃接続し、その出力を前記両LSI間の入力配線12、12″を介して右側のLSI4″に接続し、かつその出力を右辺側の入力配線12″を介して右側のLSI4″に接続し、かつそ子11″を右辺側の入力配線12″を介して右側のLSI4″に接続し、かつそ子11″に接続するカスケード接続を含むようにまたは組み合わせて配線を構成することも可能である。

回路基板31は、第3の場合と同様に各出力端子8、8′を対応する電極基板のLCD端子に位置合わせしつつ、ACFを用いてLCDセルに一括接続される。このように、本実施例によれば、2個の液晶駆動用LSIを1回の接続工程でLCDセルに実装することができる。また、隣接する回路基板31の入力端子間は、ワイヤボンディング又はFPCにより相互に接続される。これによって、隣接する回路基板同士を連絡するためのバス配線経路が形成される。

また、本実施例では、回路基板31を、第7図の第2 実施例と同様にLSI実装面に出力端子を設けた構成にすることができる。第10図には、このような変形例による半導体素子の実装構造が示されている。同図の回路基板31も同様に細長い帯板状をなし、かつその一方の 面7に2個のLSI4、4′が、長手方向に沿って直列にフェイスダウンボンディングされている。

LSI実装面では、左右各辺にそれぞれ1組の入力端子11、11′が一定ピッチで配置され、かつ記名入力端子から各LSI4、4′に向けて入力配線12、12′がパターン形成されている。更にLSI実装面での上辺に向けて各LSI4、4′の出力配線9、9′がパターン形成されている。回路基板3の裏面10には、LCDセルに接続するための各1組の出力配線9、10に対応でする位置に直線状に配置され、かつ回路基板3を貫通するバイアホール25、25′を介して相互に接続されている。

また、回路基板3のLSI実装面7には、LSI4、4′の入力端子が接続されるランド同士を接続する入力バス配線14がパターン形成されている。これによって、入力端子11、11′同士が入力配線12、12′及び入力バス配線を介して相互に接続され、隣接する回路基板同士を連絡するためのバス配線経路を形成している。

更に本発明によれば、1個の回路基板に3個又はそれ以上の半導体素子を実装して、1度の接続工程で多数の半導体素子を同時に実装することができる。このような本発明の好適な実施例が第11図に示されている。同図に示すように、LCDセル2には、その周辺部に沿って上辺、下辺及び左辺にそれぞれ1個の細長い帯板状の回

路基板32~34が接続されている。回路基板32、34にはそれぞれ8個のX側駆動用LSI41、42が、及び回路基板33には4個のY側駆動用LSI43が、それぞれ一方の面に長手方向に沿って直線状に連続して実装されている。

各回路基板32~34は、第10図示の実施例と略同様の構成を有し、LSI実装面には、左右両辺に設けれた各1組の入力端子に接続された入力配線、及び隣するLSI同士を連絡するための入力バス配線がの面になります。 おおびままするための入力がスを関めるののででである。前記LSIの出力端子が長手方の側辺にないででである。がままするとの間に不CFを用いる。 はされている。従って、各回路基板32~34は、記出力端子と電極基板16との間にACFを用いる。 よって、容易に電極基板16に一括接続される。

更に、LCDセル2の左上角部には、中継基板5が配設されて、X側の回路基板32とY側の回路基板33とをり側の回路基板33ととY側の回路基板33との左下角部には、外部へのケーブルを一体化した中継基板5′が配設され、下側のX側回路基板34とY側回路基板33を接続すると共に、前記各回路基板に外部から電源、入力信号等を供給することができる。また、当然ながら、X側回路基板32、34は、Y側回路を設けなりには、前記入力端子を設けなくてもよい。

本発明によれば、このようにLCDセルの各辺に沿っ

また、本実施例においても、回路基板 3 5 を、第 2 図の第 1 実施例の回路基板 3 と同様にLSI実装面に出力端子を設けた構成にすることができ、その場合にも同様に 2 個の液晶駆動用LSIを搭載することができる。

第12図及び第13図には、本発明の第4実施例による半導体素子の実装構造の回路基板35が示されている。本実施例の回路基板35は、上述した第1乃至第3実施例の回路基板と同様に細長い長方形をなすが、LCD駆動用LSI4の実装面7上に出力端子8、出力配線9、入力端子11、及び入力配線12がパターン形成され、

そのためにバイアホールを全く有しない点で異なる。 このように、 出力端子又は入力端子と出力配線又は入力配線を接続するバイアホールを全く用いないことによって、 回路基板 3 5 自体の構成を極めて簡単にすることができ、 製造コストをより一層低減させることができる。

更に、回路基板 3 5 の左右各辺には、それぞれ1組のLSI4の入力端子と同数の入力端子11 2 を介して新記LSI4の入力配線 1 2 を介して近辺及かったを設立るののでは、それぞれが、子子1 1 同士を接続されて、のにように左辺の時線がある。また、本実施例によったには、不分にはがのもりには、子子接続に、左辺の出るには、それぞれが、日間線 1 2 ののもりにはがのはないが、たち号にしているのはに、左辺の出力が、右辺の入力に接続に、左辺の出力が、右辺の入力に送られてはある。とが可能を組み合わせることが可能をある。

本実施例の回路基板35は、第14図に示すように、上述した各実施例と同様にACF18を用いて、出出株子8が電極基板16のLCD端子17に電気かつLS間のようには設けたし、かのLS同一の上に設けた、LSLOセル2に接続することによって、LSL4が、れるの厚みの範囲内に配置さる。で、液晶表示装置全体を薄型化することができる。

また、 本実施例の回路基板35は、第13図に示され

るように、入力端子8、出力配線9、入力配線12及び入力端子11が回路基板35のLSI実装面7から内部に埋設するように形成されている。従って、例えば第15図のように、回路基板35の裏面10を部分的に削除して窓部26を開設することによって、出力端子8を裏面10側に露出させることができる。

このように出力端子8を回路基板35の両面に露出させることによって、回路基板35は、第16図に示すように裏面10側から電極基板16のLCD端子17に接続することができる。回路基板35をその全面に亘って電極基板16に接着できるので、より確実かつ安定的に固定することができる。回路基板35の窓部26は、例えばエキシマレーザ加工等により裏面10を選択的に除去することによって容易に形成することができる。

窓部を開設した回路基板35の別の実施例が、第17 図に示されている。第4実施例の回路基板35は、第1 2図に示すように、入力端子11を設けて左右各側辺部分が、外方に幾分突出している。第17図の変形例では、前記左右側辺部分の裏面10を削除して、入力端子11を裏面10側に露出させている。このようによって、複数の回路基板35の両面に露出させることによって、複数の回路基板35をLCDセル2の周辺部に隣接させて実装する場合、第18図に示すように回路基板35の隣接する入力端子11部分を相互に重ね合わせて、ACF や半田付け等によって相互に接続することができる。 この場合、上述した第1及び第2実施例のようにワイヤボンディングやFPCを用いる必要がないので接続作業が容易であり、 かつ接続部分の信頼性が向上し、 しかも部品点数が少なくなってコストの低減化を図ることができる。

第19図(a)~(c)には、第4実施例の回路基板 の更に別の変形例がそれぞれ示されている。第19図 (a)の回路基板35は、回路基板裏面10のLSI4 に対応する領域に窓部27が設けられている。また、第 19図(b)には、第19図(a)の窓部27に加えて、 第 1 4 図 と 同 様 に 出 力 端 子 8 を 露 出 さ せ る 窓 部 2 8 が 開 設形成されている。 更に、 第19図(c) の回路基板3 5 に は、 出 力 端 子 8 、 出 力 配 線 9 、 入 力 配 線 1 2 を 含 む 回路基板裏面10の略全体を露出させる窓部29が設け られている。これらの変形例では、回路基板35の裏面 10にLSI4の実装領域に対応する窓部を設けること によって、LSI4を回路基板35に実装する際に、加 熱 ツ ー ル を 入 力 配 線 1 2 及 び 出 力 配 線 9 に 直 接 当 て る こ とができる。このため、LSI4の各入出力端子を入力 及び出力配線12、9により容易にギャングボンディン グすることによって接続することができる。

第20図及び第21図には、第4実施例の回路基板3 5をLCDセル2に接続するための別の構成がそれぞれ示されている。第20図の実施例では、入力端子11が、 回路基板35の左右両側辺ではなく、長手方向の一方の側辺に沿って出力端子8の配列の左右両側に配置されている。回路基板35のLSI実装面7と反対側の裏面には、図示していないが第17図と同様に出力端子8及び入力端子11を露出させる窓部が開設されている。

LCDセル2の電極基板16の周辺部には、そのX電極又はY電極に接続されたLCD端子17に加えて、それらと同様に電極基板16の周縁に沿って、回路基板35の入力端子11に対応する位置にパネル接続端子30がパターン形成されている。更に、電極基板16には、前記回路基板に隣接させて別の回路基板35′を接続するために、同様にLCD端子17′及びパネル接続端子30′が、電極基板16の周縁に沿ってパターン形成されている。

回路基板35のパネル接続端子17と隣接する回路基板35′のパネル接続端子17とは、それぞれ電極基板16上にパターン形成されたバス配線36によって相互に接続されている。従って、回路基板35、35′を、その出力端子8、8′及び入力端子11、11′をそれぞれ対応するLCD端子17、17′及びパネル接続端子30、30′に位置合わせして、例えばACFを用いて熱圧着することによって電極基板16に接続すると、同時に前記両回路基板の入力端子11、11′同士が相互に接続される。

このように本実施例では、ワイヤボンディングやFP

Cを用いることなく、各回路基板を電極基板に実装するだけで、隣接する前記回路基板同士が接続されて、入容別で記録が相互に連絡される。従って、接続作業が容別で工数を少なくできる利点がある。更に本実施例では、回路基板35の出力端子8及び入力端子11が一直線状に配置されるので、加圧ヘッドを直線状の簡単な形形にすることができ、ボンディング装置を簡単に構成することができる。

また、第20図の実施例では、回路基板裏面に窓部を開設して入出力端子を露出させた第17図と同じ構成を有する回路基板を使用したが、少なくとも出力端子及び入力端子が同一配設されていれば、他の構成の回路基板を用いることができる。例えば、第12図に示する回路基板裏面に窓部を有しない構造のものを使用することができる。この場合、回路基板35は、第14図の場合と同様にLSI4が電極基板16の側方に、かつその厚さの範囲内に位置するように接続される。

第21図の実施例では、各LCD端子17及びパネル接続端子30が電極基板16の内側に配置され、その外側にバス配線36がパターン形成されている。 回路基板35は、 第20図の実施例と同じ構成のものであり、 同様にACF等を用いて電極基板16に一括に接続される。

本実施例では、LCD端子17からLCDセル2のX電極又はY電極への配線長が、第20図の実施例の場合よりも短くなるので、その配線抵抗値が小さくなる利点

が得られる。また、LCD端子17等を形成する電極基板16の周辺部を、第20図の実施例の場合よりもができる。但し、本実施例では、電極基板16の周辺部にLCD端子17及びパネル接続端子30の外側にバス配線36を設ける領域を確保する必要としるので、第20図の実施例のように、裏面に窓部を有しい第13図の回路基板を接続することは困難である。

以上、本発明による半導体素子の実装構造を、電子装置として液晶表示装置に適用した場合について説明したが、本発明は、EL(エレクトロルミネセンス)ディスプレイ、プラズマディスプレイ等の他の電子表示装置や、サーマルプリンタ等の電子印字装置にも同様に適用することができる。

第23図乃至第25図には、電子印字装置とは、電子印字装置とは、電子印字装置との構造している。第23図に於いて、サーマリンタへッド37には、発熱部38を形成したロロのを搭載したロロのを搭載したロロの構成を有し、駆動用し、140を搭載したロロの構成を有し、駆動用し、140を搭載がまる。ロに出力配線45、出力端子48がパイアホール49により、力配線47と相互に接続されている。回路基板47と相互に接続されている。回路基板47と相互に接続されている。回路基板47と相互に接続されている。回路基板47と相互に接続されている。回路基板47と相互に接続されている。回路基板47と相互に接続されている。回路基板47と相互に接続されている。回路基板47と相互に接続されている。回路基板47と相互に接続されている。回路基板44は、

サーマルプリンタヘッド 3 7 の基板 3 9 上に形成されたサーマルプリンタヘッド端子 5 0 と出力端子 4 6 を位置合わせして、 A C F 5 1 を用いて熱圧着により電気的かつ機械的に接続されている。

第24図の実施例では、回路基板52が第12図の回路基板35と同様の構成を有し、かつ第14図の場合と接続されている。また、第25図の実施例では、回路基板53が第15図の回路基板35と同様の構成を有し、かつ第16図の場合と同様にしてサーマルプリンタへッド37の基板39に接続されている。

このように本発明の半導体素子の実装構造によれば、電子表示装置だけでなく、電子印字装置その他の様々な電子装置に使用した場合にも、実装面積を非常に小かくしかつ装置全体を薄型化することができ、ダウンサイジング化の要請に対応していわゆるデスエリアの少ないコンパクトな電子装置を実現することができる。

請求の範囲

1. 電子装置に半導体素子を実装するための構造であって、それぞれ前記半導体素子を搭載した複数の回路基板を備え、

前記各回路基板が、前記半導体素子に接続された2組の入力配線及び1組の出力配線と、前記各組の入力配線にそれぞれ接続された2組の入力端子と、前記出力配線に接続された1組の出力端子と、前記各組間の前記入力端子を相互に接続する入力バス配線とを有し、

前記出力配線、前記出力端子及び前記入力配線が、前記回路基板の前記半導体素子を実装した面に形成され、前記入力端子及び前記入力バス配線が、前記回路基板の前記半導体素子実装面と反対側の面に形成され、かつ前記各入力端子と対応する前記各入力配線とがそれぞれバイアホールにより接続され、

前記各回路基板が、その前記出力端子を前記電子装置の対応する端子に接続することにより前記電子装置に実装されると共に、

前記各回路基板が、前記各組の入力端子を互いに隣接する別の前記回路基板の1組の前記入力端子に電気的に接続することにより、前記隣接する別の回路基板と連結されることを特徴とする半導体素子の実装構造。

2. 前記各回路基板の入力端子と前記隣接する回路基板の入力端子との間がワイヤボンディングにより接続され

ていることを特徴とする第1請求項記載の半導体素子の実装構造。

- 3. 前記各回路基板の入力端子と前記隣接する回路基板の入力端子との間がFPCにより接続されていることを特徴とする第1請求項記載の半導体素子の実装構造。
- 4. 前記回路基板の前記出力端子が、異方性導電膜を介して前記電子装置の前記端子に接続されていることを特徴とする第1請求項乃至第3請求項のいずれか記載の半導体素子の実装構造。
- 5. 電子装置に半導体素子を実装するための構造であって、 それぞれ前記半導体素子を搭載した複数の回路基板を備え、

前記各回路基板が、前記半導体素子に接続された2組の入力配線及び1組の出力配線と、前記各組の入力配線にそれぞれ接続された2組の入力端子と、前記出力配線に接続された1組の出力端子と、前記各組間の前記入力端子を相互に接続する入力バス配線とを有し、

前記入力配線、前記入力端子及び前記出力配線が、前記回路基板の前記半導体素子を実装した面に形成され、前記出力端子が、前記回路基板の前記各出力端子と対してが、かつ前記各出力端子と対ける前記各出力配線とかそれぞれバイアホールにより接続されると共に、前記入力バス配線が、前記半導体素を介して相互に接続される前記2組の入力配線により形成され、

前記各回路基板が、その前記出力端子を前記電子装置の対応する端子に接続することにより前記電子装置に実装され、かつ

前記各回路基板が、前記各組の入力端子を互いに隣接する別の前記回路基板の1組の前記入力端子に電気的に接続することにより、前記隣接する別の回路基板と連結されることを特徴とする半導体素子の実装構造。

- 6. 前記各回路基板の入力端子と前記隣接する回路基板の入力端子との間がワイヤボンディングにより接続されていることを特徴とする第5請求項記載の半導体素子の実装構造。
- 7. 前記各回路基板の入力端子と前記隣接する回路基板の入力端子との間がFPCにより接続されていることを特徴とする第5請求項記載の半導体素子の実装構造。
- 8. 前記回路基板の前記出力端子が、異方性導電膜を介して前記電子装置の前記端子に接続されていることを特徴とする第5請求項乃至第7請求項のいずれか記載の半導体素子の実装構造。
- 9. 電子装置に半導体素子を実装するための構造であって、それぞれ前記半導体素子を搭載した複数の回路基板を備え、

前記各回路基板が、前記半導体素子に接続された2組の入力配線及び1組の出力配線と、前記各組の入力配線にそれぞれ接続された2組の入力端子と、前記出力配線に接続された1組の出力端子と、前記各組間の前記入力

端子を相互に接続する入力バス配線とを有し、

前記入力配線、前記入力端子、前記出力配線及び前記出力端子が、前記回路基板の前記半導体素子を実装した面に形成され、かつ前記入力バス配線が、前記半導体素子を介して相互に接続される前記2組の入力配線により形成され、

前記各回路基板が、その前記出力端子を前記電子装置の対応する端子に接続することにより前記電子装置に実装され、かつ

前記各回路基板が、前記各組の入力端子を互いに隣接する別の前記回路基板の1組の前記入力端子に電気的に接続することにより、前記隣接する別の回路基板と連結されることを特徴とする半導体素子の実装構造。

- 10. 前記回路基板が、前記出力端子を前記半導体素子実装面と反対の面に露出させ、露出した前記出力端子と前記電子装置の前記端子とを接続することにより、前記回路基板が前記電子装置に実装されていることを特徴とする第9請求項記載の半導体素子の実装構造。
- 11. 前記回路基板が、少なくとも1組の前記入力端子を前記半導体素子実装面と反対の面に露出させ、前記反対面に露出した前記入力端子と隣接する別の前記回路基板の入力端子とを重ね合わせることによって、前記隣接する回路基板と接続されていることを特徴とする第9請求項または第10請求項記載の半導体素子の実装構造。
- 1 2. 前記回路基板が、前記半導体素子を実装した領域

の前記入力配線及び出力配線を前記半導体素子実装面と 反対の面に露出させる窓部を有することを特徴とする第 9請求項乃至第11請求項のいずれか記載の半導体素子 の実装構造。

- 13 前記各回路基板の入力端子と前記隣接する回路基板の入力端子との間がワイヤボンディングにより接続されていることを特徴とする第9請求項記載の半導体素子の実装構造。
- 1 4. 前記各回路基板の入力端子と前記隣接する回路基板の入力端子との間がFPCにより接続されていることを特徴とする第9請求項記載の半導体素子の実装構造。
- 15. 前記回路基板の前記出力端子が、異方性導電膜を介して前記電子装置の前記端子に接続されていることを特徴とする第9請求項乃至第14請求項のいずれか記載の半導体素子の実装構造。
- 16 電子装置に半導体素子を実装するための構造であって、複数の前記半導体素子を搭載した少なくとも1個の回路基板を備え、

前記回路基板が、前記各半導体素子について、それぞれ1組の出力配線と、前記出力配線に接続された1組の出力端子と、少なくとも1組の入力配線とを有し、かつ1組の前記入力配線に接続された少なくとも1組の入力端子と、前記入力端子に接続された入力バス配線とを有し、

前 記 出 力 配 線、 前 記 出 力 端 子 及 び 前 記 入 力 配 線 が、 前

記回路基板の前記半導体素子を実装した面に形成され、前記入力端子及び前記入力バス配線が、前記回路基板の前記半導体素子実装面と反対側の面に形成され、かつ前記各半導体素子の前記入力配線が、前記入力端子または前記入力バス配線とバイアホールを介して接続されると共に、

前記回路基板が、前記出力端子を前記電子装置の対応する端子に接続することにより前記電子装置に実装されることを特徴とする半導体素子の実装構造。

- 17. 複数の前記回路基板を備え、かつ前記各回路基板が、前記各組の入力端子を互いに隣接する別の前記回路基板の1組の前記入力端子に電気的に接続することにより、前記隣接する別の回路基板と連結されることを特徴とする第16請求項記載の半導体素子の実装構造。
- 18. 電子装置に半導体素子を実装するための構造であって、 複数の前記半導体素子を搭載した少なくとも1個の回路基板を備え、

前記回路基板が、前記各半導体素子について、それぞれ1組の出力配線と、前記出力配線に接続された1組の出力端子と、少なくとも1組の入力配線とを有し、かつ1組の前記入力配線に接続された少なくとも1組の入力端子と、前記入力端子に接続された入力バス配線とを有し、

前記入力配線、前記入力端子及び前記出力配線が、前記回路基板の前記半導体素子を実装した面に形成され、

前記出力端子が、前記回路基板の前記半導体素子実装面と反対側の面に形成され、かつ前記各出力端子と対応する前記各出力配線とがバイアホールにより接続されると共に、前記入力バス配線が、前記入力端子に接続された前記入力配線と前記半導体素子を介して相互に接続される前記各入力配線とにより形成され、かつ

前記回路基板が、前記出力端子を前記電子装置の対応する端子に接続することにより前記電子装置に実装されていることを特徴とする半導体素子の実装構造。

- 19 複数の前記回路基板を備え、かつ前記各回路基板が、前記各組の入力端子を互いに隣接する別の前記回路基板の1組の前記入力端子に電気的に接続することにより、前記隣接する別の回路基板と連結されることを特徴とする第18請求項記載の半導体素子の実装構造。
- 20. 電子装置に半導体素子を実装するための構造であって、 複数の前記半導体素子を搭載した少なくとも 1個の回路基板を備え、

前記回路基板が、前記各半導体素子について、それぞれ1組の出力配線と、前記出力配線に接続された1組の出力端子と、少なくとも1組の入力配線とを有し、かつ1組の前記入力配線に接続された少なくとも1組の入力端子と、前記入力端子に接続された入力バス配線とを有し、

前記入力配線、前記入力端子、前記出力配線及び前記出力端子が、前記回路基板の前記半導体素子を実装した

面に形成され、かつ前記入力バス配線が、前記入力端子に接続された前記入力配線と前記半導体素子を介して相互に接続される前記各入力配線とにより形成されると共に、

前記回路基板が、前記出力端子を前記電子装置の対応する端子に接続することにより前記電子装置に実装されていることを特徴とする半導体素子の実装構造。

21. 複数の前記回路基板を備え、かつ前記各回路基板が、前記各組の入力端子を互いに隣接する別の前記回路基板の1組の前記入力端子に電気的に接続することを特徴り、前記隣接する別の回路基板と連結されることを特徴とする第20請求項記載の半導体素子の実装構造。

2 2. 電子装置に半導体素子を実装するための方法であって、

一方の面に前記半導体素子を実装し、前記一方のの面に前記半導体素子を実装し、前記で入力に前記がに対しては出力が表すし、他方のの面に端子を有し、前記を有し、前記を有し、前記を有し、前記を前記である。 立は出力が表する。 がは出力に入力がある。 がは出力に入力がなから、がはまれたは、ははまれた。 に入力に入力がある。 に入力がある。 に入りたる。 に入りたる

前記出力端子を前記電子装置の対応する端子に接続することによって、前記回路基板を前記電子装置に実装することを特徴とする半導体装置の実装方法。

- 2 3. 前記回路基板の前記出力端子と前記電子装置の前記端子との間に異方性導電膜を配置し、熱圧着することによって前記回路基板を前記電子装置に実装することを特徴とする第22請求項記載の半導体装置の実装方法。
- 24. 互いに隣接させて前記電子装置に実装された複数の前記回路基板を、その隣接する前記入力端子間を接続することによって相互に接続する過程を含むことを特徴とする第22請求項または第23請求項記載の半導体装置の実装方法。
- 2 5. 互いに隣接する前記回路基板の隣接する前記入力端子間をワイヤボンディングすることを特徴とする第 2 4 請求項記載の半導体装置の実装方法。
- 2 6. 互いに隣接する前記回路基板の隣接する前記入力端子間をFPCにより相互に接続することを特徴とする 第 2 4 請求項記載の半導体装置の実装方法。
- 27. 電子装置に半導体素子を実装するための方法であって、
- 一方の面に前記半導体素子を実装し、前記一方の面に 前記半導体素子の入力配線及び出力配線、 入力端子、 出 力端子、 並びに入力バス配線を有する回路基板を用意し、

前記出力端子を前記電子装置の対応する端子に接続することによって、前記回路基板を前記電子装置に実装することを特徴とする半導体装置の実装方法。

2 8. 前記回路基板の前記出力端子と前記電子装置の前記端子との間に異方性導電膜を配置し、熱圧着すること

によって前記回路基板を前記電子装置に実装することを特徴とする第27請求項記載の半導体装置の実装方法。

- 29. 互いに隣接させて前記電子装置に実装された複数の前記回路基板を、その隣接する前記入力端子間を接続することによって相互に接続する過程を含むことを特徴とする第27請求項または第28請求項記載の半導体装置の実装方法。
- 3 0. 互いに隣接する前記回路基板の隣接する前記入力端子間をワイヤボンディングすることを特徴とする第 2 9 請求項記載の半導体装置の実装方法。
- 3 1. 互いに隣接する前記回路基板の隣接する前記入力端子間をFPCにより相互に接続することを特徴とする第29請求項記載の半導体装置の実装方法。
- 3 2. 複数の液晶駆動用半導体素子を搭載した液晶表示 装置であって、

それぞれ前記半導体素子を搭載した複数の回路基板を備え、

前記各回路基板が、前記半導体素子に接続された2組の入力配線及び1組の出力配線と、前記各組の入力配線にそれぞれ接続された2組の入力端子と、前記出力配線に接続された1組の出力端子と、前記各組間の前記入力端子を相互に接続する入力バス配線とを有し、

前記出力配線、前記出力端子及び前記入力配線が、前記回路基板の前記半導体素子を実装した面に形成され、前記入力端子及び前記入力バス配線が、前記回路基板の

前記半導体素子実装面と反対側の面に形成され、かつ前記各入力端子と対応する前記各入力配線とがそれぞれバイアホールにより接続され、

前記各回路基板が前記出力端子を前記液晶表示装置の電極端子に接続することにより実装されると共に、

前記各回路基板が、前記各組の入力端子を互いに隣接する別の前記回路基板の1組の前記入力端子に電気的に接続することにより、前記隣接する別の回路基板と連結されていることを特徴とする液晶表示装置。

3 3. 複数の液晶駆動用半導体素子を搭載した液晶表示装置であって、

それぞれ前記半導体素子を搭載した複数の回路基板を備え、

前記各回路基板が、前記半導体素子に接続された2組の入力配線及び1組の出力配線と、前記各組の入力配線にそれぞれ接続された2組の入力端子と、前記出力配線に接続された1組の出力端子と、前記各組間の前記入力端子を相互に接続する入力バス配線とを有し、

前記入力配線、前記入力端子及び前記出力配線が、前記回路基板の前記半導体素子を実装した面に形成され、前記出力端子が、前記回路基板の前記半導体素子実装面と反対側の面に形成され、かつ前記各出力端子と対応する前記各出力配線とがそれぞれバイアホールにより接続されると共に、前記入力バス配線が、前記半導体素子を介して相互に接続される前記2組の入力配線により形成

され、

前記各回路基板が、その前記出力端子を前記液晶表示装置の電極端子に接続することにより実装され、かつ

前記各回路基板が、前記各組の入力端子を互いに隣接する別の前記回路基板の1組の前記入力端子に電気的に接続することにより、前記隣接する別の回路基板と連結されていることを特徴とする液晶表示装置。

3 4. 複数の液晶駆動用半導体素子を搭載した液晶表示装置であって、

それぞれ前記半導体素子を搭載した複数の回路基板を備え、

前記各回路基板が、前記半導体素子に接続された2組の入力配線及び1組の出力配線と、前記各組の入力配線にそれぞれ接続された2組の入力端子と、前記出力配線に接続された1組の出力端子と、前記各組間の前記入力端子を相互に接続する入力バス配線とを有し、

前記入力配線、前記入力端子、前記出力配線及び前記出力端子が、前記回路基板の前記半導体素子を実装した面に形成され、かつ前記入力バス配線が、前記半導体素子を介して相互に接続される前記2組の入力配線により形成され、

前記各回路基板が、その前記出力端子を前記液晶表示装置の電極端子に接続することにより実装され、かつ

前記各回路基板が、前記各組の入力端子を互いに隣接する別の前記回路基板の1組の前記入力端子に電気的に

接続することにより、前記隣接する別の回路基板と連結されていることを特徴とする液晶表示装置。

3 5. 複数の液晶駆動用半導体素子を搭載した液晶表示 装置であって、

複数の前記半導体素子を搭載した少なくとも1個の回路基板を備え、

前記回路基板が、前記各半導体素子について、それぞれ1組の出力配線と、前記出力配線に接続された1組の出力端子と、少なくとも1組の入力配線とを有し、かつ1組の前記入力配線に接続された少なくとも1組の入力端子と、前記入力端子に接続された入力バス配線とを有し、

前記出力配線、前記出力端子及び前記入力配線が、前記回路基板の前記半導体素子を実装した面に形成され、前記入力端子及び前記入力バス配線が、前記回路基板の前記半導体素子実装面と反対側の面に形成され、かつ前記各半導体素子の前記入力配線が、前記入力端子または前記入力バス配線とバイアホールを介して接続されると共に、

前記回路基板が、前記出力端子を前記液晶表示装置の電極端子に接続することにより実装されていることを特徴とする液晶表示装置。

3 6. 複数の液晶駆動用半導体素子を搭載した液晶表示 装置であって、

複数の前記半導体素子を搭載した少なくとも1個の回

路基板を備え、

前記回路基板が、前記各半導体素子について、それぞれ1組の出力配線と、前記出力配線に接続された1組の出力端子と、少なくとも1組の入力配線とを有し、かつ1組の前記入力配線に接続された少なくとも1組の入力端子と、前記入力端子に接続された入力バス配線とを有し、

前記入力配線、前記入力端子及び前記出力配線が、前記回路基板の前記半導体素子を実装した面に形成され、前記出力端子が、前記回路基板の前記各出力端子と対の面に形成され、かつ前記各出力配線とがバイアホールにより接続される前記入力では、前記入力が、前記入力が、前記入力が、前記入力に接続され、前記入力配線とにより形成され、かつ

前記回路基板が、前記出力端子を前記液晶表示装置の電極端子に接続することにより実装されていることを特徴とする液晶表示装置。

3 7. 複数の液晶駆動用半導体素子を搭載した液晶表示装置であって、

複数の前記半導体素子を搭載した少なくとも1個の回路基板を備え、

前記回路基板が、前記各半導体素子について、それぞれ1組の出力配線と、前記出力配線に接続された1組の出力端子と、少なくとも1組の入力配線とを有し、かつ


1組の前記入力配線に接続された少なくとも1組の入力端子と、前記入力端子に接続された人力バス配線とを有し、


前記入力配線、前記入力端子、前記出力配線及び前記出力端子が、前記回路基板の前記半導体素子を実装した面に形成され、かつ前記入力バス配線が、前記入力端子に接続された前記入力配線と前記半導体素子を介して相互に接続される前記各入力配線とにより形成されると共に、

前記回路基板が、前記出力端子を前記液晶表示装置の電極端子に接続することにより実装されていることを特徴とする液品表示装置。

1 / 1 9


第1図







第2図


第3図



第 4 図









第 6 図


6 / 1 9

第7図





第8図






数 6 餘






. I




第12図

1 1 / 1 9


第13図



第14図




第15図...





1 2 / 1 9

第16図




第17図












(P)

1 4 / 1 9

第19図









15/19

第20図




第21図




1.6 / 1.9

第22図




17/19


第23図



第24図




第25図




18/19

第26図



19.19



第27図

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP94/01887

A. CLA	SSIFICATION OF SUBJECT MATTER					
Int.	Cl ⁶ H01L21/60, G02F1/1345		•			
According	According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS SEARCHED						
Minimum d	ocumentation searched (classification system followed b	y classification symbols)				
Int.	C16 H01L21/60, G02F1/1345					
	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1962 - 1994					
	Kokai Jitsuyo Shinan Koho 1971 - 1994					
Electronic d	ata base consulted during the international search (name	of data base and, where practicable, search t	erms used)			
C. DOCT	MENTS CONSIDERED TO BE RELEVANT	. **				
Category*	Citation of document, with indication, where	appropriate, of the relevant passages	Relevant to claim No.			
х	JP, A, 4-147221 (Casio Com May 20, 1992 (20. 05. 92),	puter Co., Ltd.), (Family: none)	9, 14, 15, 20, 21, 27-31, 34, 37			
A	JP, A, 4-274413 (Hitachi, September 30, 1992 (30. 09	Ltd.), . 92), (Family: none)	1-8, 10-13 22-26, 32, 33			
A	JP, A, 4-212495 (Micro Gij August 4, 1992 (04. 08. 92		16-19, 35, 36			
	•					
Further documents are listed in the continuation of Box C. See patent family annex.						
"A" docume	categories of cited documents: nt defining the general state of the art which is not considered	"T" later document published after the inter date and not in conflict with the applic the principle or theory underlying the	ation but cited to understand			
to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is "L" document which may throw doubts on priority claim(s) or which is step when the document is taken alone						
special r	cited to establish the publication date of another citation or other special reason (as specified) "Y" document of particular relevance; the claimed invention cannot be					
means "P" docume	means combined with one or more other such documents, such combination being obvious to a person skilled in the art					
the priority date claimed "&" document member of the same patent family						
Date of the actual completion of the international search January 11, 1995 (11. 01. 95) January 31, 1995 (31. 01. 95)						
Name and mailing address of the ISA/ Authorized officer						
Japanese Patent Office			·			
Facsimile No.		Telephone No.	·			

Form PCT/ISA/210 (second sheet) (July 1992)

国際出願番号 PCT/JP

94 / 01887

発明の属する分野の分類(国際特許分類(IPC))

H01L21/60.G02F1/1345 Int. CL

В. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

H01L21/60,G02F1/1345 Int. CL.

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新集公報

1962-1994年

日本国公開実用新案公報

1971-1994年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
х	JP, A, 4-147221(カシオ計算機株式会社), 20. 5月、1992(20. 05. 92)(ファミリーなし)	9, 14, 15, 20, 21, 27-31, 34, 37
A	JP, A, 4-274413(株式会社 日立製作所), 30.9月。1992(30.09.92)(ファミリーなし)	1-8, 10-13 22-26, 32, 33

C額の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
- 「E」先行文献ではあるが、国際出願日以後に公表されたもの
- 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日… 若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
- 「〇」口頭による開示、使用、展示等に貫及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願の日 の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって出願と 矛盾するものではなく、発明の原理又は理論の理解のため に引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明の新規 性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他のI以上の文 献との、当業者にとって自明である組合せによって進歩性 かないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

11. 01. 95

国際調査報告の発送日

3 1. 0 1. 9 5.

名称及びあて先

日本国特許庁(ISA/JP) 郵便番号100

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員)

6 9 1 8

3462 電話番号 03-3581-1101 内線

94/01887

C(続き)。 関連すると認められる文献				
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号		
A	JP、A、4-212495(株式会社 ミクロ技術研究所), 4.8月、1992(04.08、92)(ファミリーなし)	16-19, 35, 36		
·				
,				
- •				
·		·		
		·		
•				